減法器可由根基的半減器以及全減器模塊組成，概況基于加法器以及操作信號(hào)搭建。

界說N比特被減數(shù)X，減數(shù)Y,差為D（difference）；

來自低比特借位Bi，向高比特借位Bi+1,i為比特序號(hào)；

以是，有如下論斷：

一、半減器

半減器用于合計(jì)兩比特Xi以及Yi的減法，輸入服從Di以及向高位的借位Bo（Borrow output）。其真值表、邏輯表白式、Verilog形貌以及門電路圖如下：

真值表

邏輯表白式

xor呈現(xiàn)異或者。

Verilog妄想

門電路圖

二、全減器

全減器區(qū)別于半減器在于，全減器輸入來自低位的借位Bi（Borrow input），此外兩個(gè)輸入Xi，Yi，輸入為Di以及向高位的借位Bo。其真值表、邏輯表白式、Verilog形貌以及門電路圖如下：

真值表

邏輯表白式

Verilog妄想

門電路圖

三、減法器

此前，咱們介紹了至關(guān)數(shù)目的加法器妄想，而減法器與加法用具備相同的妄想方式。

用如下適宜呈現(xiàn)全減器：

依據(jù)此全減器搭建16比特減法器，如下圖所示，權(quán)且稱之為行波借位減法器。

除運(yùn)用半減器以及全減器搭建減法器外，減法器運(yùn)用操作信號(hào)即可能與加法器共用相同的結(jié)構(gòu)。X與Y均接管二進(jìn)制補(bǔ)碼呈現(xiàn)，則：

其中~Y呈現(xiàn)對(duì)于Y按比特取反。

以上是基于行波進(jìn)位加法器更正的電路結(jié)構(gòu)，使其同時(shí)具備加法以及減法的功能。由加概況減的操作信號(hào)，決定該部件的功能。輸入c0=0時(shí)呈現(xiàn)加法；c0=1時(shí)呈現(xiàn)減法。為了溢出與符號(hào)位思考，以上結(jié)構(gòu)***落伍位輸入需要與操作信號(hào)妨礙異或者以知足減法器的需要。好比0-0的狀態(tài)。

如下兩條RISC-V算術(shù)指令：ADD以及SUB

公司坐落于山東省新泰市省級(jí)料技工業(yè)園，占地面枳3萬平方米，注冊(cè)資本5600萬。公司現(xiàn)有職工260余人，其中中級(jí)以上職稱的技術(shù)人員50人，高級(jí)工理師8人，高級(jí)管理人員10人，設(shè)有機(jī)加工、裝配.預(yù)處理、電氣、維修等十個(gè)車間，并配有成套大型機(jī)械加工制造設(shè)備，主營：耙料機(jī)、耙砂機(jī)、刮板取料機(jī)、堆取料機(jī)、裝船機(jī)、卸船機(jī)、門座起重機(jī)、集裝箱起重機(jī)、液壓翻板、干霧抑塵等產(chǎn)品。

ADD rd, rs1, rs2

SUB rd, rs1, rs2

解決器依據(jù)指令譯碼，分說ADD概況SUB，來共用加法減法單元。

四、Verilog妄想

計(jì)劃一個(gè)16比特的減法器

（1）基于全減器妄想行波借位減法器，根基的全減器模塊

（2）依據(jù)行波進(jìn)位加法器，經(jīng)由操作信號(hào)，使其同時(shí)具備加法以及減法的功能，留意進(jìn)位。

源碼公共號(hào)復(fù)原00b。

招待品評(píng)斧正，更多瀏覽，關(guān)注紙上談芯，不定期更新，配合窗習(xí):